 | デバイス形成技術開発
レジスト塗布・現像プロセス開発
|
| | 吉岡 和敏1), 小山 義文2), 北野 高広1), 竹下 和宏3), 鏡 裕行2), 河田 敦4), 宮川 隆二5) |
| 1) 東京エレクトロン九州(株)
2) (財)くまもとテクノ産業財団
3) 東京エレクトロン(株)
4) 日本ゼオン(株)
5) 熊本県工業技術センター |
| | Abstract 半導体の微細化にともなって、フォトリソグラフィプロセスで利用される４倍マスクにも高い加工精度が要求されるようになってきた。半導体ロードマップによると、2005年におけるマスクには、現像後線幅均一性(100nm)で面内4 nm(3σ)が要求されている。このような高い数値目標は、マスク製造プロセス全体を見直す必要があり、本研究でも、レジスト材料と塗布・現像プロセスの面から高精度マスク実現のための要素技術確立に取り組んだ。 |
| | | |
