

「脳を創る」  
平成9年度採択研究代表者

合原 一幸

(東京大学大学院新領域創成科学研究科 教授)

## 「脳の動的時空間計算モデルの構築とその実装」

### 1. 研究実施の概要

脳型時空間カオスダイナミクスおよび脳型時空間パルスダイナミクスに関する数理モデルを用いて、脳神経系における動的時空間情報処理機構のモデル化およびその工学的応用可能性に関する理論的解析を行なった。また、これらの数理モデルに基づいて、大規模カオスニューラルネットワークシステムや非同期パルスニューラルネットワークの集積回路化などの実装研究を行なった。さらに、ラット海馬CA1野における時空間ダイナミクスに関する生理実験および神経スパイク列解析方法の提案を行なった。

### 2. 研究実施内容

#### (a) 理論研究

理論研究に関しては、同期型および非同期型カオスニューラルネットワーク等の数理モデルを用いて、脳型時空間計算ダイナミクスに関する以下の理論解析を行なった。

#### (1) 脳型時空間カオスダイナミクスの数理解析

(1-1) 動的連想記憶ネットワークにおける、想起と瞬時安定性との関係、重み付き自己相関行列による記憶パターン想起頻度の制御、不変部分空間の階層構造と補空間方向の安定性、確率共振的な想起ダイナミクス、

(1-2) 最適化ネットワークにおいてグローバルサーチ特性を保証するための十分条件の導出、

(1-3) リング構造カオスニューラルネットワークのバースト発火ダイナミクスとその分岐、

などの研究を行なった。

#### (2) 脳型時空間パルスダイナミクスの数理解析

(2-1) ニューロンのコインシデンス・ディテクション特性と背景スパイク雑音の確率共振的關係、興奮ニューロダイナミクスへの微少雑音の効果、

(2-2) コインシデンスディテクタニューロンから成るニューラルネットワークにおける双方向機能的結果によるバインディング機構、文脈依存性の動的

情報処理機構、多様なパルス列パターンの生成、認識および学習機構、  
(2-3) パルス間隔時系列や同期発火の時間間隔時系列に基づく動的情報構造の  
埋め込みと情報処理、  
などの研究を行なった。

(3) カオスのダイナミクスの複雑さの数理解析

アナログ計算の基礎としてカオスのダイナミクスの複雑さを特徴づけるため、結合ダフニング方程式のカオス振動、Kolmogorov Complexity を用いた力学系の複雑さ、1次元カオス写像のエントロピー関数などの数理解析を行なった。

(b) 実装研究

実験研究に関しては、同期型カオスニューラルネットワークや非同期パルスニューラルネットワークなどの数理モデルに関して、以下のハードウェア化研究を行なった。

(1) 大規模カオスニューラルネットワークシステム

1万個のニューロンと1億個のシナプス結合からなる大規模なカオスニューロコンピュータを構成するためのカオスニューロンチップとシナプスチップの設計製作を行なった。ニューロンは3つの内部状態を持ち、さらに2つの出力関数を実装した。各パラメータは外部よりデジタル制御が可能である。このニューロンチップの最終版のプロトタイプチップを設計、レイアウトし、0.5  $\mu\text{m}$  CMOS半導体技術で集積回路化した。一方、シナプスチップは、0.35  $\mu\text{m}$  CMOS ASIC技術で集積回路化できるよう回路設計を行ない、論理シミュレーションを完了し、製造過程に投入した。

(2) 高速に最適化問題を解くスイッチトカレント (SI) カオスニューロシステム

高速にTSPやQAPなどの組み合わせ最適化問題を解くためのSIカオスニューロ集積回路を設計した。さらに、このニューロンを用いて問題を解くためのシステム設計を行い、新たに高速に距離計算を行なうアナログ回路網を提案し、その集積回路化について検討した。ニューロン回路は0.5  $\mu\text{m}$  および0.35  $\mu\text{m}$  CMOS半導体技術での集積化を目指して設計した。一方、システム回路網は、全体的なエミュレータを作成してその動作と有効性を確認した。

(3) 非同期パルスニューラルネットワーク

活動電位の詳細なタイミングにより処理を行う非同期パルスニューロンを、連続時間と連続値が扱えるアナログ回路技術で集積回路化した。一方、連続値の有効性を確認するため、個別部品を用いてアナログ・デジタル混成電子回路で25個のニューロンから成る小規模なネットワークを構成し、その挙動を調べた。

(4) 非線形負性抵抗回路

非常に小型のカオス的あるいは発振的ニューロン素子を通常のCMOSプロセスで実現するため、容量結合MOSFETを用いた非線形抵抗素子を提案し、集積

回路化した。さらに、これを正弦波発振回路とインダクタンスシミュレーション回路に応用した。

(5) パルス形ハードウェアニューロンモデルの実装と汎用化

パルス形ハードウェアカオスニューロンモデルを基礎に、カオス特性を有する軸索ハードウェアモデルおよび3変数の拡張BVPモデルと等価に扱えるパルス形ハードウェアバーストニューロンモデルを構成できることを明らかにした。次に、パルス形ハードウェアカオスニューロンモデルに、本年度構成した軸索モデルを付加した場合の伝達特性について、カオス現象を中心に検討を行なった。その結果、まず、細胞体のカオス的間隔特性は、次のニューロンへ伝達されることを明らかにした。次に、カオス的振幅特性は伝達されないが、振幅のカオス的出力パルス時系列は、軸索を伝達することで、カオスの振幅-間隔変換により、複雑な間隔時系列に変換されることを明らかにした。さらに、VDECを通して、パルス形ハードウェアカオスニューロンモデルの基礎となる形トランジスタのIC化に対する検討を行なった。

(c) 実験研究

脳型時空間計算モデルの実験的検証および数理モデル化へのフィードバックを目的として、生理実験およびデータ解析を行なった。まず、光計測法を用いて海馬ラットCA1野における $Ca^{2+}$ 濃度変化の空間分布を測定し、刺激中の変化量の比較により、全体的に $Ca^{2+}$ の濃度変化が大きい場合はLTPが、逆に少ない場合はLTDが誘起されていることを明らかにした。また、観測神経スパイク列データの解析手法を提案するとともに、いくつかの予備的なデータ解析を行なった。

3. 主な研究成果の発表 (論文発表)

L.Chen & K.Aihara : "Global Searching Ability of Chaotic Neural Networks", IEEE Trans. Circuits and Systems :Fundamental Theory and Applications, Vol.46, No.8, pp.974-993 (1999).

R.Herrera, K.Suyama, Y.Horio & K.Aihara : "IC Implementation of a Switched-Current Chaotic Neuron", IEICE Trans. Fundamentals, Vol.E82-A, No.9, pp.1776-1782 (1999).

Y.Horio, K.Watarai & K.Aihara : "Nonlinear Resistor Circuits Using Capacitively Coupled Multi-Input MOSFETs", IEICE Trans. Fundamentals, Vol.E82-A, No.9, pp.1926-1936 (1999).

増田直紀, 合原一幸 : 「ウェーブレット係数列を用いたカオス時系列の予測」, 電子情報通信学会論文誌A, Vol.J82-A, No.11, pp.1710-1718 (1999).

染谷和孝, 藤田篤史, 関根好文, 合原一幸 : 「軸索のハードウェアモデル」, 電子情報通信学会論文誌C, Vol.J82-C, No.12, pp.655-661 (1999).

平田祥人, 下川英敏, 合原一幸 : 「1次元写像のエントロピー関数と情報源符号化」

,電子情報通信学会論文誌A, Vol.J82 A, No.12, pp.1780 1792 (1999).

M.Adachi & K.Aihara : "An Analysis of Instantaneous Stability of an Associative Chaotic Neural Network", International Journal of Bifurcation and Chaos, Vol.9, no.11, pp.2157 2163 (1999).

H.Suzuki, K.Aihara, J.Murakami, & T.Shimozawa : "Analysis of Neural Spike Trains with Interspike Interval Reconstruction", Biol. Cybern. Vol.82,pp.305 311 (2000).

W.K.Luk & K.Aihara : "Synchronization and Sensitivity Enhancement of Hodgkin-Huxley Neurons due to Inhibitory Inputs", Biol. Cybern., Vol.82, pp.455-467 (2000).

S.Murashige, T.Yamada & K.Aihara : "Nonlinear Analyses of Roll Motion of a Flooded Ship in Waves", Philosophical Transactions of the Royal Society, Series A (Mathematical, Physical and Engineering Sciences), Vol.358, pp.1793-1812 (2000).

佐伯勝敏, 関根好文, 合原一幸 : 「パルス型ハードウェアバーストニューロンモデル」, 電子情報通信学会和文論文誌分冊 C-II, Vol.J83-C, No.3, pp.213-219 (2000).

染谷和孝, 藤田篤史, 関根好文, 合原一幸 : 「軸索のカオス伝達特性」, 電子情報通信学会和文論文誌分冊 D-II, Vol.J83-D-II, No.3, pp.1015-1023 (2000).

合原一幸 : 「カオスコンピュータの可能性」『Computer Today』 No.92,特集「カオスコンピュータ - カオスを利用する情報処理 - 」, pp.2 3(1999 7).

高橋勇人, 合原一幸 : 「アルゴリズムから見た確率、カオス、アナログ計算」『Computer Today』 No.92,特集「カオスコンピュータ - カオスを利用する情報処理 - 」, pp.4 9(1999 7).

K.Aihara著 / 合原一幸 訳 : 「第6章 ニューラルネットワークにおけるカオス」『カオス・インパクト カオスは自然科学と社会科学に何をもたらしたか』(C.Grebogi/J.A.Yorke編) 森北出版(株), pp.141 - 160(1999 - 7).

合原一幸, 黒崎政男 著 : 「神はカオスに宿りたもう」, アスキ - 出版 (1999 - 8).

合原一幸・相澤洋二 編著 : 「カオス研究の最前線 非線形科学の世紀へ向けて」, 臨時別冊・数理科学, サイエンス社 (1999 9).

増田直紀, 合原一幸 : 「疎な結合行列を持つ連想記憶のダイナミクスの解析」, 電子情報通信学会技術報告, NLP99 56 pp.77 84 (1999).

徳田功, 池口徹, 宮野尚哉, 合原一幸 : 「サロゲート法に基づく音声知覚心理実験」, 電子情報通信学会技術報告, NLP99 152, pp.17 21(1999 3).

合原一幸 : 「カオスで脳をさぐる」, 『養老孟司・学問の挑発』, pp.100 122, 日本経済新聞社 (2000 2).

西村治彦・合原一幸 : 「ニューラルネットワークとカオスの共働」, 『計測と制御』, Vol.39, No.3, pp.162 168(2000 3)